Le registre \xE0 d\xE9calage

Introduction

La barre \xE0 LEDs ou les afficheurs sept segments n\xE9cessitent beaucoup de pins GPIO si toutes leurs anodes ou cathodes sont connect\xE9s en parall\xE8le. Puisque le nombre de pins GPIO disponible sur la carte CPU est limit\xE9 il est int\xE9ressant de trouver une solution d'interfa\xE7age avec moins de connexion.

Un registre \xE0 d\xE9calage est un convertisseur s\xE9rie - parall\xE8le qui prend des donn\xE9es bit par bit et les stocke dans un registre. Quand un bit est acquis, tous les bits pris pr\xE9c\xE9demment sont d\xE9cal\xE9 d'une position. La contenue du registre (8 bits en g\xE9n\xE9ral) est disponible en parall\xE8le.

Le SN74HC595

Le SN74HC595 est un registre \xE0 d\xE9calage de 8 bits contenant 2 registres interne :

• le registre \xE0 d\xE9calage propre
• un registre de sortie

Comme on voit sur le diagramme bloque, 5 signaux de contr\xF4le sont utilis\xE9s :

• SER: les donn\xE9es s\xE9rielles
• SRCLK: l'horloge pour les donn\xE9es. Sur le flanc montant de SRCLK le bit sur SER est transf\xE9r\xE9 dans le registre \xE0 d\xE9calage
• SRCLR: Si le signale est mise \xE0 la masse tous les bits du registre \xE0 d\xE9calage sont effac\xE9
• RCLK: Sur le flanc montant de RCLK les donn\xE9es dans le registre \xE0 d\xE9calage sont transf\xE9r\xE9 dans le registre de sortie
• OE: Si OE est \xE0 la masse le contenu du registre de sortie est visible sur les pins en sorti, autrement tous ces pins sont en haute imp\xE9dance

Si on met

• OE \xE0 la masse (les pins de sortie sont toujours active)
• SCLR \xE0 Vcc
• et on court-circuite SRCLK et RCLK

alors le nombre de connexions \xE0 des pins GPIO peuvent \xEAtre r\xE9duits \xE0 deux : SER et SRCLK

-- %USERSIG{UliRaich - 2021-06-20}%

Comments